(目录) # 1、设计思路和架构 本设计将常用的双线性插值和邻域插值算法融合为一个代码中，通过输入参数选择某一种算法；代码使用纯verilog实现，没有任何ip，可在Xilinx、Intel、国产FPGA间任意移植；代码以ram和fifo为核心进行数据缓存和插值实现，设计架构如下：  视频输入时序要求如下：  输入像素数据在dInValid和nextDin同时为高时方可改变； 视频输出时序要求如下：  输出像素
