-
-
1
-
128ISE, QUARTUSII, MAXPLUSII ,Verilog, VHDL, Chipscope, EDK, SDK, Microblaze, Powerpc, S-function,小波,网络,神经网络,识别,分类,图像,信号,专业承接,专业代做,当面交易,海淀,东城,西城,朝阳,FPGA, MATLAB, SIMULINK,数据链,通信,高级工程师,华为,中兴,计算机,综合,编译,布局,布线,仿真,EDA, CPLD, Xilinx, ALTERA,毕业设计,项目设计,方案设计,仿真,误码率分析,仿真,曲线,毕业生,留学生,Assignment, coursework, essay, EDA
-
0
-
0
-
0
-
1
-
20设计智能饮水机要求实现以下功能: 控制模块:实现对水温的控制。设置不同加热模式,沏茶、冲咖啡、泡牛奶等多个功能;设置保温模式,限制水反复加热的次数,若水反复加热次数超过上限值,放掉现有加热容器内的水重新加生水进去;若是生水直接加温到给定温度,必须是水烧开以后的水温,若是滚沸后的开水,则将温度直接下降或上升到给定温度。 节能模块:当水温达到预置温度后,半个小时内无人使用,暂停给水加热,有人用水,则恢复
-
19
-
70交通灯 售货机 步进电机 AD的都有
-
2有没有vhdl的群号啊
-
0
-
2有没有大佬接散题答疑的,都是简单的数电和vhdl,不着急,可以有空回我就好,大佬看题收费就可
-
1
-
1用quarter2编写代码,价格好商量
-
2
-
2有代码需要讲解有人吗
-
7基于FPGA的电压、频率、相位差、周期和功率因数测量。通过实验箱上按键和数码管显示测量结果。
-
0专业设计fpga ,verilog,vhdl,sv,均可、quartus,ise,vivado,8年经验,一对一https://item.taobao.com/item.htm?ft=t&id=712118582546
-
2各位大佬,有谁知道vhdl的测试文件要怎么写吗,有没有vhdl的书有教怎么用vhdl写测试文件的
-
0
-
0
-
1学校要求远程平台验证程序,程序已经写好了,但是时钟不跑,求大佬帮忙看一下,有偿
-
0
-
1简单门电路 计数器 什么的,都挺基础
-
0
-
6大神帮帮忙 1、设计数字电子钟的基本功能: 年、月、日、时以24小时制显示,月日为阳历显示,起始时间为:2012年11月26日14:00; 2、可随时进行时间校
-
8有没有哪位大佬帮忙写vhdl的交通灯和数字钟!!大学作业!!有偿,有兴趣➕qq:.624068741
-
0
-
3招聘FPGA 单片机兼职,量大,结算快 有接单的工程师可以联系qq:2249945392
-
2
-
1
-
1怎么把下面这道题从n次改成2n+1次分频? 用VHDL设计占空比50%的奇数次n分频,完成时序仿真波形验证。(代码和时序波形截图保存) LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY shiyan6 IS PORT (CLK : IN STD_LOGIC ; K_OR,K1,K2 : OUT STD_LOGIC); END; ARCHITECTURE bhv OF shiyan6 IS SIGNAL C1,C2 : STD_LOGIC_VECTOR(4 DOWNTO 0) ; SIGNAL M1,M2 : STD_LOGIC; BEGIN PROCESS(CLK,C1) BEGIN IF RISING_EDGE(CLK) THEN IF(C1="10010") THEN C1<="00000"; ELSE C1<=C1+1; END IF; IF(C1="01000") THEN M1&
-
0