XQ18V04VQ44N在系统可编程3.3V PROM中的赛灵思FPGA的配置--•••2000编程/擦除周期耐力编程/擦除在整个军用温度范围辐射Hardenned XQR18V04••••制作在外延衬底闭锁免疫到>120 LET保证40拉德TID （SI ）支持SEU洗涤IEEE 1149.1边界扫描（ JTAG ）支持级联存储较长或多个比特流双配置方式--串行慢/快配置（最多33兆赫）平行（高达264 Mbps的在33兆赫）
低功耗的先进CMOS工艺的FLASH5V容限I / O引脚接受5V ， 3.3V和2.5V的信号。3.3V或2.5V输出能力可在CC44和VQ44包。利用赛灵思联盟™和设计支持FOUNDATION™系列软件的软件包。标准FPGA的JTAG命令启动配置。
赛灵思推出QPro ™ XQ18V04和XQR18V04QML系列在系统可编程和辐射硬ened配置PROM 。在这个3.3V FAM-初始设备随手是一个4兆PROM中，提供了一个易于使用，具有成本效益的方法，用于重新编程和存储大量赛灵思FPGA配置比特流。当FPGA在主串模式下，它会产生一个配置时钟驱动PROM 。一个简短的访问上升CCLK时间后，数据可在PROM数据（D0 ）引脚，其连接到FPGA eIN引脚。该FPGA中产生的时钟脉冲的适当数量完成配置。当FPGA在从动串行模式下， PROM和FPGA的时钟由外部时钟。